SchWurf
Aufgabe
Die Abkürzung "SchWurf" steht für die Lehrveranstaltung Schaltkreisentwurf.
Ziel war der Entwurf eines ASICs (Application Specific Integrated Circuit) für einen
selbstgewählten Algorithmus. Nach langem Überlegen entschied ich mich für den
Algorithmus "Square & Multiply".
Mit diesem mathematisch optimierten Verfahren können Potenzaufgaben mit sehr großen
Exponenten einfach und schnell berechnet werden.
Verwendete Technologien
- Entwurfssystem CADENCE
- Verilog
Realisierung
Der Algorithmus wurde zunächst für die Parallelverarbeitung optimiert. Mit der
Entwurfsumgebung von CADENCE wurde als nächstes das Rechenwerk als Datenpfad aus Registern, Recheneinheiten,
Bussen und Pins zusammengesetzt. Danach wurde das Steuerwerk in Verilog beschrieben. Dabei wurden
die Register-Transfer-Folgen soweit optimiert, dass der Algorithmus mit nur 16 Zuständen
realisiert werden konnte.
Weitere Informationen
Die Lehrveranstaltung Schaltkreisentwurf wurde durch Anfertigung einer Belegarbeit zu dem Projekt
im März 2005 erfolgreich abgeschlossen.
